Geheime Ontwerpen van Volledig Aangepaste ASIC's voor Bitcoin en Cryptovaluta Mijnbouw

\nTan Shuai
[email protected]
tanshuai.com

---

Samenvatting

In de competitieve wereld van cryptocurrency mining zijn energie-efficiëntie, hashrate-prestaties en betrouwbaarheid van het grootste belang. Dit document gaat in op het topklasse volledig aangepaste ASIC (Application-Specific Integrated Circuit) ontwerp en onthult industriële geheimen en expertmethodologieën die zorgen voor hoge prestaties bij het minen van Bitcoin en andere cryptocurrencies. Geschreven door een technische expert van een van de topbedrijven in ASIC-miners, maakt dit document gebruik van geavanceerde ontwerptechnieken, nauwkeurige fysieke lay-out en uitgebreide verificatieprocessen om de uitzonderlijke mogelijkheden van volledig aangepaste ASIC's te laten zien bij het maximaliseren van mining-efficiëntie en winstgevendheid.

Inleiding

De evolutie van cryptocurrency mining, met name Bitcoin mining, heeft een verschuiving gezien van het gebruik van algemene CPUs, FPGAs en GPUs naar gespecialiseerde ASICs. Deze ASICs bieden ongeëvenaarde prestaties en energie-efficiëntie. Volledig aangepast ASIC-ontwerp vertegenwoordigt de top van deze evolutie, waardoor op maat gemaakte oplossingen mogelijk zijn die voldoen aan de specifieke eisen van miningoperaties.

Veel van de bestaande literatuur over ASIC-ontwerp voor cryptocurrency mining komt uit de academische wereld of van niet-mining ondernemingen, wat vaak de praktische toepasbaarheid mist. Tot op heden hebben slechts een handvol bedrijven, voornamelijk Chinese (bijvoorbeeld MicroBT, Bitmain), succesvol verkoopbare Bitcoin mining ASICs ontwikkeld. Dit document probeert die kloof te dichten door inzichten te bieden uit de praktijk, en een perspectief te bieden dat geworteld is in de realiteit van de miningsector.

Als een professional met meer dan tien jaar ervaring in de tech-industrie, heeft de auteur van dit document de werelds beste Bitcoin ASIC Miner (WhatsMiner), LTC/DOGE en ETH Miners ontwikkeld, en een sleutelrol gespeeld in bedrijven zoals MicroBT, BTC.COM, en andere openbare fablesses. Hij heeft sleutelposities bekleed in bedrijven genoteerd aan NASDAQ, HKSE, en NYSE. Met uitgebreide ervaring in het aangaan van samenwerkingen met TSMC, Texas Instruments, ARM en Intel, brengt hij een schat aan kennis en praktische expertise naar het veld van aangepast ASIC-ontwerp voor Bitcoin en cryptocurrency mining.

Methodologie en Ontwerpproces

Ontwerpfilosofie

Onze aanpak voor volledig aangepast ASIC-ontwerp is gericht op het maximaliseren van PPA (Power, Performance, and Area), vooral onder laagspanningsomstandigheden. Deze sectie beschrijft onze ontwerpfilosofie en methodologie:

1. Pipeline-architectuur: Benut de inherente voordelen van pijplijnstructuren voor mining-algoritmen, gekenmerkt door registers en combinatorische logica-stadia. Door gebruik te maken van een pijplijnarchitectuur kunnen we efficiënt omgaan met de hoge-frequentie bewerkingen die vereist zijn voor cryptocurrency mining.
2. Handmatige Netlist en Plaatsing: Gedetailleerd scripten voor netlist-creatie en handmatige celplaatsing om kritieke paden te optimaliseren. Dit biedt nauwkeurige controle over de timing en vermindert parasitaire effecten.
3. Aangepaste Cell Libraries: Ontwikkelen van gespecialiseerde cellen met geoptimaliseerde transistor-aantallen en dynamische energiebesparende functies. Aangepaste cellen zijn ontworpen om op de laagst mogelijke spanningen te werken, wat zorgt voor een minimaal energieverbruik.

Het Bereiken van PPA-voordelen

Gedetailleerde strategieën voor het bereiken van PPA-voordelen door middel van maatwerkontwerpen:

1. Op Maat Gemaakte Registerontwerpen: Het gebruik van multi-bit registers en latch-gebaseerde ontwerpen om het klokvermogen te verminderen en de timing borrowing te verbeteren. Multi-bit registers minimaliseren het stroomverbruik van de klokboom en verminderen de algehele oppervlakte.
2. Handmatige Plaatsing: Het verkorten van de draadlengte en het balanceren van setup- en hold-tijden om de algehele prestaties te verbeteren. Handmatige plaatsing biedt betere controle over interconnectvertragingen en overspraak, waardoor de signaalintegriteit verbetert en het stroomverbruik wordt verminderd.
3. Geoptimaliseerd Celontwerp: Maatwerkcellen zijn ontworpen om bij lagere spanningen te werken, waardoor het dynamisch stroomverbruik wordt geminimaliseerd en de efficiëntie wordt gemaximaliseerd. Door de celontwerpen af te stemmen op de specifieke behoeften van de mijnalgoritmen, kunnen we aanzienlijke prestatieverbeteringen bereiken.

Betrouwbaarheid Bij Lage Spanning

Zorgen voor de betrouwbaarheid van op maat ontworpen timinglogica bij lage spanningen omvat:

1. Nauwkeurige Simulatie: Simulaties op circuitniveau om het gedrag van aangepaste cellen onder specifieke omstandigheden te valideren. Hulpmiddelen zoals SPICE worden gebruikt voor gedetailleerde elektrische simulaties om ervoor te zorgen dat de cellen correct werken onder alle PVT (Process, Voltage, Temperature) hoeken.
2. Consistentie in Plaatsing: Handmatige plaatsing om uniformiteit en verminderde variabiliteit te waarborgen. Door de fysieke lay-out te controleren, kunnen we de impact van procesvariaties minimaliseren en consistente prestaties garanderen.
3. Precieze PVT Kalibratie: Verificatie tegen proces-, spanning- en temperatuursvariaties. Uitgebreide testen en kalibratie worden uitgevoerd om de robuustheid van het ontwerp onder verschillende bedrijfsomstandigheden te garanderen.

Case Studies en Resultaten

Presentatie van real-world data en case studies van volledige mask tape-outs:

Project	Process Node	Voltage/Power Efficiency	Algorithm
SC	TSMC 28nm	0.45V, 257J/T	Blake2b
DCR	TSMC 28nm	0.45V, 150J/T	Blake256
DASH	TSMC 16nm	0.38V, 6.2J/G	X11
BTC	TSMC 16nm	0.38V, 65J/T	SHA-256d
BTC	TSMC 7nm	0.30V, 37J/T	SHA-256d
BTC	Samsung 8nm	0.31V, 45J/T	SHA-256d
BTC	SMIC N+1	0.30V, 35J/T	SHA-256d

Deze resultaten tonen de aanzienlijke winst in efficiëntie en prestaties die mogelijk zijn door onze maatwerkontwerpbenadering.

Integratie en Verificatie

Mixed-Cell Signoff

• Integratie van Maatwerkcellen: Maatwerkcellen worden geïntegreerd met standaardcellen van TSMC en andere foundries om compatibiliteit en prestaties te waarborgen. Maatwerkcellen worden gekarakteriseerd en gevalideerd om te voldoen aan de eisen van de standaardcellbibliotheek, waardoor naadloze integratie mogelijk is.
• Signoff Strategieën: Strategieën om naadloze compatibiliteit en prestaties te waarborgen omvatten gedetailleerde DRC (Design Rule Check) en LVS (Layout Versus Schematic) controles, evenals timing- en vermogensanalyse met behulp van industriestandaard EDA (Electronic Design Automation) tools.

Digitale en Analoge Co-Design

• Technieken voor Integratie: Het integreren van digitale en analoge componenten om de algehele chipprestaties te optimaliseren. Technieken zoals mixed-signal verificatie en co-simulatie worden gebruikt om een goede integratie en functionaliteit te garanderen.
• Verificatiemethodologieën: Methodologieën om robuustheid onder verschillende operationele omstandigheden te waarborgen omvatten hoekanalyse, Monte Carlo-simulaties en betrouwbaarheidsverificatie om veroudering en elektromigratie aan te pakken.

Conclusie

Volledig aangepast ASIC-ontwerp biedt aanzienlijke voordelen voor Bitcoin- en cryptocurrency-mijnbouw, met ongeëvenaarde prestaties, energie-efficiëntie en betrouwbaarheid. Door de geheimen van eersteklas aangepast ASIC-ontwerp te onthullen, belicht dit document de methodologieën en innovaties die industriële leiders onderscheiden. Naarmate cryptocurrency-mijnbouw blijft evolueren, zullen aangepaste ASIC's een cruciale rol spelen bij het aandrijven van de volgende generatie van zeer efficiënte, zeer presterende mijnbouwhardware.

PDF-versie van het document