ビットコインと暗号通貨マイニングのためのフルカスタムASIC設計の秘密
タン・シュアイ
[email protected]
tanshuai.com
概要
暗号通貨マイニングの競争の激しい世界では、電力効率、ハッシュレート性能、および信頼性が最重要です。この論文では、トップレベルのフルカスタムASIC(Application-Specific Integrated Circuit)設計について詳しく解説し、高性能なビットコインおよび暗号通貨マイニングを実現するための業界の秘密と専門的な方法論を明らかにします。トップASICマイナー企業のテックエキスパートによって書かれたこの論文は、高度な設計技術、綿密な物理レイアウト、および包括的な検証プロセスを駆使して、フルカスタムASICがマイニング効率と収益性を最大化するための卓越した能力を示します。
はじめに
暗号通貨マイニング、特にビットコインマイニングの進化は、汎用CPU、FPGA、およびGPUの使用から専門的なASICへのシフトを見せています。これらのASICは比類のない性能とエネルギー効率を提供します。フルカスタムASIC設計はこの進化の頂点を表し、マイニング運用の特定の要求を満たすためのオーダーメイドのソリューションを可能にします。
暗号通貨マイニングのためのASIC設計に関する既存の文献の多くは、学界や非マイニング企業からのもので、実世界での適用性に欠けることが多いです。これまで、主に中国(例:MicroBT、Bitmain)に拠点を置くごく一部の企業だけが、市場で販売可能なビットコインマイニングASICを成功裏に開発してきました。この論文は、実際の業界の実践から得られた洞察を提供し、マイニングセクターの現実に基づいた視点を提供することを目的としています。
テック業界で10年以上の経験を持つ筆者は、世界最高のビットコインASICマイナー(WhatsMiner)、LTC/DOGEおよびETHマイナーを開発し、MicroBT、BTC.COM、および他の公開ファブレス企業で重要な役割を果たしてきました。NASDAQ、HKSE、NYSEに上場している企業で重要なポジションを保持し、TSMC、Texas Instruments、ARM、Intelとのパートナーシップの確立に豊富な経験を持ち、ビットコインおよび暗号通貨マイニングのためのカスタムASIC設計の分野に豊富な知識と実践的な専門知識をもたらします。
方法論と設計フロー
設計哲学
私たちのフルカスタムASIC設計アプローチは、特に低電圧動作条件下でPPA(電力、性能、面積)を最大化することに焦点を当てています。このセクションでは、私たちの設計哲学と方法論を説明します:
- パイプラインアーキテクチャ: レジスタおよび組み合わせ論理ステージによって特徴付けられるマイニングアルゴリズムのためのパイプライン構造の固有の利点を活用します。パイプラインアーキテクチャを使用することで、暗号通貨マイニングに必要な高周波動作を効率的に処理できます。
- 手動のネットリストと配置: 重要なパスを最適化するために、ネットリスト作成のための詳細なスクリプトと手動セル配置を行います。これにより、タイミングを正確に制御し、寄生効果を減少させます。
- カスタムセルライブラリ: トランジスタ数を最適化し、動的な電力節約機能を備えた特殊なセルを開発します。カスタムセルは可能な限り低い電圧で動作するように設計され、最小限の電力消費を保証します。
PPA利点の達成
カスタム設計を通じてPPAの利点を達成するための詳細な戦略:
- カスタムレジスタ設計:マルチビットレジスタやラッチベースの設計を利用してクロック電力を削減し、タイミングの借用を改善します。マルチビットレジスタはクロックツリーの消費電力を最小限に抑え、全体の面積を減少させます。
- 手動配置:配線長を短縮し、セットアップ時間とホールド時間をバランスさせることで、全体的な性能を向上させます。手動配置により、相互接続遅延やクロストークをより良く制御し、信号の整合性を改善し、電力消費を減少させることができます。
- 最適化されたセル設計:カスタムセルは低電圧で動作するように設計されており、動的電力消費を最小限に抑え、効率を最大化します。マイニングアルゴリズムの特定のニーズに合わせてセル設計を調整することで、性能の大幅な向上を実現します。
低電圧での信頼性
低電圧でカスタム設計されたタイミングロジックの信頼性を確保するためには:
- 正確なシミュレーション:特定の条件下でカスタムセルの動作を検証するための回路レベルのシミュレーション。SPICEなどのツールを使用して、詳細な電気シミュレーションを行い、全てのPVT(プロセス、電圧、温度)コーナーでセルが正しく動作することを確認します。
- 配置の一貫性:手動配置により均一性を確保し、変動を減少させます。物理レイアウトを制御することで、プロセス変動の影響を最小限に抑え、一貫した性能を確保します。
- 正確なPVTキャリブレーション:プロセス、電圧、温度の変動に対する検証。異なる動作条件で設計の堅牢性を確保するために、広範なテストとキャリブレーションを行います。
ケーススタディと結果
フルマスクテープアウトからの実際のデータとケーススタディを紹介:
プロジェクト | プロセスノード | 電圧/電力効率 | アルゴリズム |
---|---|---|---|
SC | TSMC 28nm | 0.45V, 257J/T | Blake2b |
DCR | TSMC 28nm | 0.45V, 150J/T | Blake256 |
DASH | TSMC 16nm | 0.38V, 6.2J/G | X11 |
BTC | TSMC 16nm | 0.38V, 65J/T | SHA-256d |
BTC | TSMC 7nm | 0.30V, 37J/T | SHA-256d |
BTC | Samsung 8nm | 0.31V, 45J/T | SHA-256d |
BTC | SMIC N+1 | 0.30V, 35J/T | SHA-256d |
これらの結果は、カスタム設計アプローチによって達成可能な効率と性能の大幅な向上を示しています。
統合と検証
ミックスセルサインオフ
- カスタムセルの統合:カスタムセルは、TSMCやその他のファウンドリの標準セルと統合され、互換性と性能を確保します。カスタムセルは標準セルライブラリの要件に合わせて特性評価および検証され、シームレスな統合を可能にします。
- サインオフ戦略:互換性と性能を確保するための戦略には、詳細なDRC(デザインルールチェック)とLVS(レイアウト対回路図)のチェック、および業界標準のEDA(電子設計自動化)ツールを使用したタイミングおよび電力解析が含まれます。
デジタルとアナログのコーデザイン
- 統合のための技術: デジタルおよびアナログコンポーネントを統合して、チップ全体の性能を最適化する技術。混合信号検証やコシミュレーションなどの技術が使用され、適切な統合と機能を確保します。
- 検証方法論: 異なる動作条件での堅牢性を確保するための方法論には、コーナー分析、モンテカルロシミュレーション、老化やエレクトロマイグレーションに対処する信頼性検証が含まれます。
結論
フルカスタムASIC設計は、ビットコインや暗号通貨のマイニングにおいて、比類のない性能、電力効率、信頼性を提供する大きな利点があります。本稿では、トップクラスのカスタムASIC設計の秘密を明らかにし、業界のリーダーを際立たせる方法論や革新を強調します。暗号通貨マイニングが進化し続ける中、カスタムASICは次世代の高効率・高性能なマイニングハードウェアの推進において重要な役割を果たすでしょう。