Geheime Methoden für das Design kundenspezifischer ASICs für Bitcoin- und Kryptowährungs-Mining

\nTan Shuai
[email protected]
tanshuai.com

---

Zusammenfassung

Im wettbewerbsintensiven Bereich des Kryptowährungs-Mining sind Energieeffizienz, Hashrate-Leistung und Zuverlässigkeit von größter Bedeutung. Dieses Papier befasst sich mit dem erstklassigen Full-Custom-ASIC-Design (Application-Specific Integrated Circuit) und enthüllt Branchengeheimnisse und Expertentechniken, die Hochleistungs-Bitcoin- und Kryptowährungs-Mining vorantreiben. Geschrieben von einem Technologieexperten eines der führenden ASIC-Miner-Unternehmen, nutzt dieses Papier fortschrittliche Designtechniken, akribische physische Layouts und umfassende Verifikationsprozesse, um die außergewöhnlichen Fähigkeiten von Full-Custom-ASICs zur Maximierung der Mining-Effizienz und -Profitabilität zu demonstrieren.

Einführung

Die Entwicklung des Kryptowährungs-Mining, insbesondere des Bitcoin-Mining, hat einen Wandel von der Nutzung allgemeiner CPUs, FPGAs und GPUs hin zu spezialisierten ASICs erlebt. Diese ASICs bieten unvergleichliche Leistung und Energieeffizienz. Das Full-Custom-ASIC-Design stellt den Höhepunkt dieser Entwicklung dar und ermöglicht maßgeschneiderte Lösungen, die den spezifischen Anforderungen von Mining-Betrieben gerecht werden.

Ein Großteil der vorhandenen Literatur über ASIC-Design für das Kryptowährungs-Mining stammt aus der akademischen Welt oder von nicht auf Mining spezialisierten Unternehmen und fehlt oft an praktischer Anwendbarkeit. Bis heute haben nur eine Handvoll Unternehmen, hauptsächlich chinesische (z. B. MicroBT, Bitmain), marktfähige Bitcoin-Mining-ASICs erfolgreich entwickelt. Dieses Papier zielt darauf ab, diese Lücke zu schließen, indem es Einblicke aus der tatsächlichen Industriepraxis bietet und eine Perspektive darstellt, die auf den Realitäten des Mining-Sektors basiert.

Als Fachmann mit über zehn Jahren Erfahrung in der Technologiebranche hat der Autor dieses Papiers den weltweit führenden Bitcoin-ASIC-Miner (WhatsMiner), LTC/DOGE- und ETH-Miner entwickelt und spielte eine Schlüsselrolle in Unternehmen wie MicroBT, BTC.COM und anderen öffentlichen Fabless-Firmen. Er hat Schlüsselpositionen in Unternehmen innegehabt, die an NASDAQ, HKSE und NYSE notiert sind. Mit umfassender Erfahrung in der Zusammenarbeit mit TSMC, Texas Instruments, ARM und Intel bringt er ein umfangreiches Wissen und praktische Expertise im Bereich des Custom-ASIC-Designs für Bitcoin und Kryptowährungs-Mining mit.

Methodik und Designfluss

Designphilosophie

Unser Ansatz für das Full-Custom-ASIC-Design wird durch den Fokus auf die Maximierung von PPA (Power, Performance, Area), insbesondere unter Niederspannungsbedingungen, bestimmt. In diesem Abschnitt wird unsere Designphilosophie und Methodik beschrieben:

1. Pipeline-Architektur: Nutzung der inhärenten Vorteile von Pipeline-Strukturen für Mining-Algorithmen, die durch Register und kombinatorische Logikstufen gekennzeichnet sind. Durch die Verwendung einer Pipeline-Architektur können wir die für das Kryptowährungs-Mining erforderlichen Hochfrequenzoperationen effizient bewältigen.
2. Manuelle Netlist und Platzierung: Detailliertes Skripting zur Erstellung der Netlist und manuelle Zellplatzierung zur Optimierung kritischer Pfade. Dies ermöglicht eine präzise Steuerung des Timings und reduziert parasitäre Effekte.
3. Spezialisierte Zellbibliotheken: Entwicklung spezieller Zellen mit optimierten Transistoranzahlen und dynamischen Energiesparfunktionen. Custom-Zellen sind darauf ausgelegt, bei den niedrigstmöglichen Spannungen zu arbeiten, um einen minimalen Energieverbrauch sicherzustellen.

Erreichen der PPA-Vorteile

Detaillierte Strategien zur Erreichung von PPA-Vorteilen durch kundenspezifisches Design:

1. Benutzerdefiniertes Registerdesign: Verwendung von Multi-Bit-Registren und latchbasierten Designs zur Reduzierung der Taktleistung und Verbesserung des Timing-Borrowing. Multi-Bit-Register minimieren den Stromverbrauch des Taktnetzwerks und reduzieren die Gesamtfläche.
2. Manuelle Platzierung: Reduzierung der Leitungslänge und Ausgleich von Setup- und Haltezeiten zur Verbesserung der Gesamtleistung. Manuelle Platzierung ermöglicht eine bessere Kontrolle über Verbindungslatenzen und Übersprechen, verbessert die Signalintegrität und reduziert den Stromverbrauch.
3. Optimiertes Zelldesign: Benutzerdefinierte Zellen werden so gestaltet, dass sie bei niedrigeren Spannungen arbeiten, um den dynamischen Stromverbrauch zu minimieren und die Effizienz zu maximieren. Durch die Anpassung der Zelldesigns an die spezifischen Anforderungen der Mining-Algorithmen können wir erhebliche Leistungssteigerungen erzielen.

Zuverlässigkeit bei niedriger Spannung

Sicherstellung der Zuverlässigkeit von kundenspezifisch gestalteter Timing-Logik bei niedrigen Spannungen umfasst:

1. Genauer Simulation: Schaltungssimulationen zur Validierung des Verhaltens benutzerdefinierter Zellen unter spezifischen Bedingungen. Werkzeuge wie SPICE werden für detaillierte elektrische Simulationen verwendet, um sicherzustellen, dass die Zellen unter allen PVT (Prozess, Spannung, Temperatur)-Bedingungen korrekt arbeiten.
2. Konsistenz in der Platzierung: Manuelle Platzierung zur Gewährleistung von Einheitlichkeit und Reduzierung der Variabilität. Durch die Kontrolle des physischen Layouts können wir die Auswirkungen von Prozessvariationen minimieren und eine konsistente Leistung sicherstellen.
3. Präzise PVT-Kalibrierung: Verifizierung gegenüber Prozess-, Spannungs- und Temperaturvariationen. Umfangreiche Tests und Kalibrierungen werden durchgeführt, um die Robustheit des Designs unter verschiedenen Betriebsbedingungen sicherzustellen.

Fallstudien und Ergebnisse

Präsentation realer Daten und Fallstudien aus vollständigen Masken-Tape-outs:

Projekt	Prozessknoten	Spannungs-/Leistungs-Effizienz	Algorithmus
SC	TSMC 28nm	0.45V, 257J/T	Blake2b
DCR	TSMC 28nm	0.45V, 150J/T	Blake256
DASH	TSMC 16nm	0.38V, 6.2J/G	X11
BTC	TSMC 16nm	0.38V, 65J/T	SHA-256d
BTC	TSMC 7nm	0.30V, 37J/T	SHA-256d
BTC	Samsung 8nm	0.31V, 45J/T	SHA-256d
BTC	SMIC N+1	0.30V, 35J/T	SHA-256d

Diese Ergebnisse zeigen die erheblichen Effizienz- und Leistungsgewinne, die durch unseren kundenspezifischen Designansatz erzielt werden können.

Integration und Verifikation

Mixed-Cell Signoff

• Integration benutzerdefinierter Zellen: Benutzerdefinierte Zellen werden mit Standardzellen von TSMC und anderen Foundries integriert, um Kompatibilität und Leistung sicherzustellen. Benutzerdefinierte Zellen werden charakterisiert und validiert, um die Anforderungen der Standardzellbibliothek zu erfüllen und eine nahtlose Integration zu ermöglichen.
• Signoff-Strategien: Strategien zur Sicherstellung nahtloser Kompatibilität und Leistung umfassen detaillierte DRC (Design Rule Check)- und LVS (Layout Versus Schematic)-Überprüfungen sowie Timing- und Leistungsanalysen mit branchenüblichen EDA (Electronic Design Automation)-Tools.

Digital und Analog Co-Design

• Techniken zur Integration: Integration digitaler und analoger Komponenten zur Optimierung der Gesamtleistung des Chips. Techniken wie Mixed-Signal-Verifikation und Co-Simulation werden verwendet, um eine ordnungsgemäße Integration und Funktionalität sicherzustellen.
• Verifikationsmethodologien: Methodologien zur Sicherstellung der Robustheit unter verschiedenen Betriebsbedingungen umfassen Eckenanalyse, Monte-Carlo-Simulationen und Zuverlässigkeitsverifikation zur Bewältigung von Alterung und Elektromigration.

Fazit

Der voll kundenspezifische ASIC-Entwurf bietet erhebliche Vorteile für das Bitcoin- und Kryptowährungs-Mining, indem er unvergleichliche Leistung, Energieeffizienz und Zuverlässigkeit liefert. Durch die Enthüllung der Geheimnisse erstklassiger kundenspezifischer ASIC-Entwürfe hebt dieses Papier die Methoden und Innovationen hervor, die Branchenführer auszeichnen. Da sich das Kryptowährungs-Mining weiterentwickelt, werden kundenspezifische ASICs eine entscheidende Rolle bei der Entwicklung der nächsten Generation von hocheffizienter, leistungsstarker Mining-Hardware spielen.

PDF-Version des Papiers