비트코인 및 암호화폐 채굴을 위한 풀 커스텀 ASIC 설계 비밀
탄 슈아이
[email protected]
tanshuai.com
요약
암호화폐 채굴의 경쟁적인 세계에서 전력 효율성, 해시레이트 성능, 신뢰성이 가장 중요합니다. 이 논문은 최상급 풀 커스텀 ASIC(응용 프로그램 특화 집적 회로) 설계를 깊이 탐구하며, 고성능 비트코인 및 암호화폐 채굴을 가능하게 하는 산업 비밀과 전문가 방법론을 공개합니다. 이 논문은 주요 ASIC 채굴 회사의 기술 전문가가 작성한 것으로, 고급 설계 기술, 세심한 물리적 레이아웃, 포괄적인 검증 과정을 통해 풀 커스텀 ASIC의 뛰어난 역량을 채굴 효율성과 수익성을 극대화하는 데 어떻게 활용하는지 보여줍니다.
서론
암호화폐 채굴, 특히 비트코인 채굴의 진화는 범용 CPU, FPGA, GPU 사용에서 전문화된 ASIC으로의 전환을 경험했습니다. 이러한 ASIC은 비할 데 없는 성능과 에너지 효율성을 제공합니다. 풀 커스텀 ASIC 설계는 이 진화의 정점을 나타내며, 채굴 작업의 특정 요구를 충족하는 맞춤형 솔루션을 가능하게 합니다.
암호화폐 채굴용 ASIC 설계에 관한 기존 문헌은 대부분 학계나 비채굴 기업에서 나오며, 종종 실제 적용 가능성이 부족합니다. 현재까지 주로 중국 기업(예: MicroBT, Bitmain)만이 시장성 있는 비트코인 채굴 ASIC을 성공적으로 개발했습니다. 이 논문은 실제 산업 실무에서 도출한 통찰을 제공하여 채굴 부문의 현실에 기반한 시각을 제공합니다.
기술 산업에서 10년 이상의 경력을 가진 저자는 세계 최고의 비트코인 ASIC 채굴기(WhatsMiner), LTC/DOGE 및 ETH 채굴기를 개발했으며 MicroBT, BTC.COM 등에서 핵심 역할을 수행했습니다. 그는 NASDAQ, HKSE, NYSE에 상장된 회사들에서 주요 직책을 맡았으며 TSMC, Texas Instruments, ARM, Intel과의 파트너십을 구축한 광범위한 경험을 가지고 있습니다. 저자는 비트코인 및 암호화폐 채굴용 커스텀 ASIC 설계 분야에 풍부한 지식과 실무 경험을 제공합니다.
방법론 및 설계 흐름
설계 철학
풀 커스텀 ASIC 설계에 대한 우리의 접근 방식은 특히 저전압 작동 조건에서 PPA(전력, 성능, 면적)를 극대화하는 데 중점을 둡니다. 이 섹션에서는 우리의 설계 철학과 방법론을 설명합니다:
- 파이프라인 아키텍처: 레지스터와 조합 논리 단계로 구성된 파이프라인 구조의 내재된 이점을 활용하여 채굴 알고리즘을 최적화합니다. 파이프라인 아키텍처를 사용함으로써 암호화폐 채굴에 필요한 고주파 작업을 효율적으로 처리할 수 있습니다.
- 수동 넷리스트 및 배치: 넷리스트 생성과 주요 경로 최적화를 위한 세부 스크립팅 및 수동 셀 배치를 통해 타이밍을 정밀하게 제어하고 기생 효과를 줄입니다.
- 커스텀 셀 라이브러리: 최적화된 트랜지스터 개수와 동적 전력 절감 기능을 갖춘 특수 셀을 개발합니다. 커스텀 셀은 가능한 한 낮은 전압에서 작동하도록 설계되어 최소한의 전력 소비를 보장합니다.
PPA 혜택 달성
맞춤 설계를 통한 PPA 혜택 달성에 대한 자세한 전략:
- 맞춤형 레지스터 설계: 멀티비트 레지스터와 래치 기반 설계를 활용하여 클록 전력을 줄이고 타이밍 대여를 개선합니다. 멀티비트 레지스터는 클록 트리의 전력 소모를 최소화하고 전체 면적을 줄여줍니다.
- 수동 배치: 와이어 길이를 줄이고 설정 및 유지 시간을 균형 있게 하여 전반적인 성능을 향상시킵니다. 수동 배치는 상호 연결 지연 및 혼선에 대한 더 나은 제어를 가능하게 하여 신호 무결성을 개선하고 전력 소모를 줄입니다.
- 최적화된 셀 설계: 맞춤형 셀은 낮은 전압에서 작동하도록 설계되어 동적 전력 소모를 최소화하고 효율성을 극대화합니다. 셀 설계를 채굴 알고리즘의 특정 요구에 맞추어 조정함으로써 성능을 크게 향상시킬 수 있습니다.
저전압에서의 신뢰성
저전압에서 맞춤형 타이밍 로직의 신뢰성을 보장하는 방법:
- 정확한 시뮬레이션: 특정 조건에서 맞춤형 셀 동작을 검증하기 위한 회로 레벨 시뮬레이션. SPICE와 같은 도구를 사용하여 자세한 전기적 시뮬레이션을 수행하여 셀이 모든 PVT(프로세스, 전압, 온도) 조건에서 올바르게 작동하는지 확인합니다.
- 일관된 배치: 변동성을 줄이기 위한 수동 배치. 물리적 레이아웃을 제어함으로써 프로세스 변동의 영향을 최소화하고 일관된 성능을 보장할 수 있습니다.
- 정밀한 PVT 보정: 프로세스, 전압 및 온도 변동에 대한 검증. 다양한 작동 조건에서 설계의 견고성을 보장하기 위해 광범위한 테스트와 보정을 수행합니다.
사례 연구 및 결과
전체 마스크 테이프 아웃에서 얻은 실제 데이터와 사례 연구:
| 프로젝트 | 공정 노드 | 전압/전력 효율성 | 알고리즘 |
|---|---|---|---|
| SC | TSMC 28nm | 0.45V, 257J/T | Blake2b |
| DCR | TSMC 28nm | 0.45V, 150J/T | Blake256 |
| DASH | TSMC 16nm | 0.38V, 6.2J/G | X11 |
| BTC | TSMC 16nm | 0.38V, 65J/T | SHA-256d |
| BTC | TSMC 7nm | 0.30V, 37J/T | SHA-256d |
| BTC | 삼성 8nm | 0.31V, 45J/T | SHA-256d |
| BTC | SMIC N+1 | 0.30V, 35J/T | SHA-256d |
이 결과는 맞춤형 설계를 통해 달성할 수 있는 효율성과 성능의 큰 향상을 보여줍니다.
통합 및 검증
혼합 셀 사인오프
- 맞춤형 셀의 통합: 맞춤형 셀은 TSMC 및 기타 파운드리의 표준 셀과 통합되어 호환성과 성능을 보장합니다. 맞춤형 셀은 표준 셀 라이브러리 요구 사항과 일치하도록 특성화 및 검증되어 원활한 통합이 가능하게 합니다.
- 사인오프 전략: 원활한 호환성과 성능을 보장하기 위한 전략에는 DRC(Design Rule Check) 및 LVS(Layout Versus Schematic) 체크, 산업 표준 EDA(Electronic Design Automation) 도구를 사용한 타이밍 및 전력 분석이 포함됩니다.
\n### 디지털 및 아날로그 공동 설계\n\n- 통합 기술: 전체 칩 성능을 최적화하기 위해 디지털 및 아날로그 부품을 통합하는 기술. 혼합 신호 검증과 공동 시뮬레이션과 같은 기술이 올바른 통합과 기능을 보장하기 위해 사용됩니다.\n- 검증 방법론: 다양한 작동 조건에서 견고성을 보장하기 위한 방법론에는 코너 분석, 몬테카를로 시뮬레이션 및 노화와 전자 이동을 해결하기 위한 신뢰성 검증이 포함됩니다.\n\n## 결론\n\n풀 커스텀 ASIC 설계는 비트코인 및 암호화폐 채굴에 상당한 이점을 제공하여 비할 데 없는 성능, 전력 효율성 및 신뢰성을 제공합니다. 최고 수준의 커스텀 ASIC 설계 비밀을 밝힘으로써 이 논문은 업계 리더들을 차별화하는 방법론과 혁신을 강조합니다. 암호화폐 채굴이 계속 발전함에 따라 커스텀 ASIC은 고효율, 고성능 채굴 하드웨어의 차세대를 이끄는 데 중요한 역할을 할 것입니다.\n\n논문의 PDF 버전\n