Секреты полного заказного дизайна ASIC для майнинга биткоина и криптовалют

Тан Шуай
[email protected]
tanshuai.com

---

Резюме

В конкурентном мире добычи криптовалюты, энергоэффективность, производительность хэшрейта и надежность имеют первостепенное значение. В данной статье рассматривается первоклассный полный кастомный дизайн ASIC (специализированной интегральной схемы), раскрывающий отраслевые секреты и экспертные методологии, которые обеспечивают высокопроизводительную добычу Bitcoin и других криптовалют. Написанная техническим экспертом одной из ведущих компаний-производителей ASIC-майнеров, эта статья использует передовые методы проектирования, тщательную физическую компоновку и всесторонние процессы верификации, чтобы продемонстрировать исключительные возможности полного кастомного ASIC в максимизации эффективности и прибыльности майнинга.

Введение

Эволюция майнинга криптовалют, особенно майнинга Bitcoin, прошла путь от использования универсальных процессоров, FPGA и GPU к специализированным ASIC. Эти ASIC обеспечивают непревзойденную производительность и энергоэффективность. Полный кастомный дизайн ASIC представляет собой вершину этой эволюции, позволяя создавать решения, которые соответствуют специфическим требованиям операций по добыче.

Большая часть существующей литературы по проектированию ASIC для майнинга криптовалют исходит из академической среды или предприятий, не занимающихся майнингом, что часто лишает их практической применимости. На сегодняшний день лишь несколько компаний, главным образом китайских (например, MicroBT, Bitmain), успешно разработали рыночные ASIC для майнинга Bitcoin. Эта статья призвана восполнить этот пробел, предоставляя информацию, основанную на реальной практике отрасли, предлагая перспективу, основанную на реалиях сектора майнинга.

Как профессионал с более чем десятилетним опытом работы в технологической отрасли, автор данной статьи разработал ведущий в мире ASIC-майнер для Bitcoin (WhatsMiner), а также майнеры LTC/DOGE и ETH, и сыграл ключевую роль в компаниях, таких как MicroBT, BTC.COM и других публичных безфабричных производителей. Он занимал ключевые должности в компаниях, котирующихся на NASDAQ, HKSE и NYSE. Имея обширный опыт установления партнерских отношений с TSMC, Texas Instruments, ARM и Intel, он приносит огромное количество знаний и практического опыта в область разработки кастомных ASIC для майнинга Bitcoin и криптовалют.

Методология и поток проектирования

Философия дизайна

Наш подход к полному кастомному дизайну ASIC ориентирован на максимизацию PPA (энергопотребление, производительность и площадь), особенно в условиях низковольтной работы. В этом разделе описывается наша философия дизайна и методология:

1. Архитектура конвейера: Использование присущих преимуществ конвейерных структур для майнинговых алгоритмов, характеризующихся регистрами и стадиями комбинированной логики. Применяя конвейерную архитектуру, мы можем эффективно обрабатывать высокочастотные операции, необходимые для майнинга криптовалют.
2. Ручное создание и размещение сетевого списка: Детальное скриптирование для создания сетевого списка и ручное размещение ячеек для оптимизации критических путей. Это

Достижение Преимуществ PPA

Подробные стратегии достижения преимуществ PPA через индивидуальный дизайн:

1. Индивидуальный Дизайн Регистров: Использование многобитных регистров и конструкций на основе защелок для снижения энергопотребления часов и улучшения временного заимствования. Многобитные регистры минимизируют энергопотребление дерева часов и уменьшают общую площадь.
2. Ручное Размещение: Сокращение длины проводов и балансировка временных задержек для улучшения общей производительности. Ручное размещение позволяет лучше контролировать задержки межсоединений и перекрестные помехи, улучшая целостность сигнала и снижая энергопотребление.
3. Оптимизированный Дизайн Ячеек: Индивидуальные ячейки разработаны для работы при низких напряжениях, минимизируя динамическое энергопотребление и максимизируя эффективность. Путем настройки дизайна ячеек под конкретные нужды алгоритмов майнинга мы можем достичь значительных улучшений в производительности.

Надежность При Низком Напряжении

Обеспечение надежности индивидуально разработанной временной логики при низких напряжениях включает:

1. Точная Симуляция: Симуляции на уровне схем для проверки поведения индивидуальных ячеек в специфических условиях. Инструменты, такие как SPICE, используются для детализированных электрических симуляций, чтобы гарантировать корректную работу ячеек при всех PVT (Процесс, Напряжение, Температура) углах.
2. Согласованность Размещения: Ручное размещение для обеспечения равномерности и снижения вариабельности. Контролируя физическую компоновку, мы можем минимизировать влияние вариаций процесса и обеспечить стабильную производительность.
3. Точная Калибровка PVT: Проверка на вариации процесса, напряжения и температуры. Проводятся обширные тесты и калибровка для обеспечения устойчивости дизайна в различных условиях эксплуатации.

Примеры и Результаты

Представление реальных данных и примеров из полноценных проектов:

Проект	Узел Процесса	Эффективность Напряжения/Энергии	Алгоритм
SC	TSMC 28nm	0.45В, 257Дж/Т	Blake2b
DCR	TSMC 28nm	0.45В, 150Дж/Т	Blake256
DASH	TSMC 16nm	0.38В, 6.2Дж/Г	X11
BTC	TSMC 16nm	0.38В, 65Дж/Т	SHA-256d
BTC	TSMC 7nm	0.30В, 37Дж/Т	SHA-256d
BTC	Samsung 8nm	0.31В, 45Дж/Т	SHA-256d
BTC	SMIC N+1	0.30В, 35Дж/Т	SHA-256d

Эти результаты демонстрируют значительные улучшения в эффективности и производительности, достигаемые благодаря нашему индивидуальному подходу к дизайну.

Интеграция и Верификация

Смешанная Верификация Ячеек

• Интеграция Индивидуальных Ячеек: Индивидуальные ячейки интегрируются со стандартными ячейками от TSMC и других производителей, обеспечивая совместимость и производительность. Индивидуальные ячейки характеризуются и проверяются на соответствие требованиям стандартных библиотек ячеек, что позволяет обеспечить бесшовную интеграцию.
• Стратегии Верификации: Стратегии обеспечения бесшовной совместимости и производительности включают детализированные проверки DRC (Design Rule Check) и LVS (Layout Versus Schematic), а также анализ времени и мощности с использованием стандартных инструментов EDA (Electronic Design Automation).

\n### Цифровое и аналоговое совместное проектирование\n\n- Методы интеграции: Интеграция цифровых и аналоговых компонентов для оптимизации общей производительности чипа. Используются такие методы, как верификация смешанных сигналов и совместное моделирование, чтобы обеспечить правильную интеграцию и функциональность.\n- Методы верификации: Методологии для обеспечения надежности в различных эксплуатационных условиях включают анализ угловых точек, симуляции Монте-Карло и проверку надежности для устранения старения и электромиграции.\n\n## Заключение\n\nПолный заказной проект ASIC предлагает значительные преимущества для майнинга биткоинов и криптовалют, обеспечивая непревзойденную производительность, энергоэффективность и надежность. Раскрывая секреты топовых заказных ASIC, эта статья подчеркивает методологии и инновации, которые выделяют лидеров отрасли. По мере эволюции майнинга криптовалют, заказные ASIC будут играть ключевую роль в развитии нового поколения высокоэффективного, высокопроизводительного оборудования для майнинга.\n\nPDF версия статьи\n