Hemmeligheder ved Fuldt Tilpasset ASIC Design til Bitcoin og Kryptovaluta Mining

Tan Shuai
[email protected]
tanshuai.com

---

Abstract

I den konkurrenceprægede verden af kryptovaluta-minedrift er energieffektivitet, hashrate-præstation og pålidelighed altafgørende. Dette papir dykker ned i topklasse fuldtilpasset ASIC-design (Application-Specific Integrated Circuit), afslører industrien hemmeligheder og ekspertmetoder, der driver højtydende Bitcoin- og kryptovaluta-minedrift. Skrevet af en teknisk ekspert fra et af de førende ASIC-mineselskaber, udnytter dette papir avancerede designteknikker, omhyggelig fysisk layout og omfattende verificeringsprocesser for at fremvise de ekstraordinære kapaciteter af fuldtilpassede ASIC'er i at maksimere minedriftens effektivitet og rentabilitet.

Introduction

Udviklingen af kryptovaluta-minedrift, især Bitcoin-minedrift, har set en overgang fra brug af generelle CPU'er, FPGA'er og GPU'er til specialiserede ASIC'er. Disse ASIC'er tilbyder uovertruffen ydeevne og energieffektivitet. Fuldtilpasset ASIC-design repræsenterer toppen af denne udvikling og muliggør skræddersyede løsninger, der opfylder de specifikke krav til minedrift.

Meget af den eksisterende litteratur om ASIC-design til kryptovaluta-minedrift kommer fra akademia eller ikke-minedrift virksomheder, hvilket ofte mangler praktisk anvendelighed. Til dato har kun en håndfuld virksomheder, primært kinesiske (f.eks. MicroBT, Bitmain), med succes udviklet salgbare Bitcoin-minedrift ASIC'er. Dette papir søger at udfylde dette hul ved at give indsigt trukket fra faktisk industripraksis, og tilbyder et perspektiv forankret i minedriftssektorens realiteter.

Som professionel med over ti års erfaring i teknologibranchen har forfatteren af dette papir udviklet verdens bedste Bitcoin ASIC Miner (WhatsMiner), LTC/DOGE og ETH Miners, og spillet en nøglerolle i virksomheder som MicroBT, BTC.COM og andre børsnoterede selskaber. Han har haft nøglepositioner i virksomheder noteret på NASDAQ, HKSE og NYSE. Med omfattende erfaring i at etablere partnerskaber med TSMC, Texas Instruments, ARM og Intel, bringer han en rigdom af viden og praktisk ekspertise til feltet for tilpasset ASIC-design til Bitcoin og kryptovaluta-minedrift.

Methodology and Design Flow

Design Philosophy

Vores tilgang til fuldtilpasset ASIC-design er drevet af et fokus på at maksimere PPA (Power, Performance og Area), især under lavspændingsdriftsforhold. Dette afsnit vil beskrive vores designfilosofi og metode:

1. Pipeline Architecture: Udnyttelse af de iboende fordele ved pipeline-strukturer for minedriftsalgoritmer, karakteriseret ved registre og kombinationslogikstadier. Ved at bruge en pipeline-arkitektur kan vi effektivt håndtere de højfrekvente operationer, der kræves til kryptovaluta-minedrift.
2. Manual Netlist and Placement: Detaljeret scripting til netlist-oprettelse og manuel celleplacering for at optimere kritiske veje. Dette muliggør præcis kontrol over timing og reducerer parasitære effekter.
3. Custom Cell Libraries: Udvikling af specialiserede celler med optimerede transistortællinger og dynamiske strømbesparende funktioner. Specialceller er designet til at operere ved de lavest mulige spændinger, hvilket sikrer minimal strømforbrug.

Opnåelse af PPA-fordele

Detaljerede strategier for at opnå PPA-fordele gennem tilpasset design:

1. Tilpasset Registerdesign: Anvendelse af multi-bit registre og latch-baserede designs til at reducere klokkeffekten og forbedre tidslån. Multi-bit registre minimerer strømforbruget i klokkegrenen og reducerer det samlede areal.
2. Manuel Placering: Reducering af ledningslængde og balance af setup- og holdtider for at forbedre den samlede ydeevne. Manuel placering giver bedre kontrol over interconnect-forsinkelser og crosstalk, hvilket forbedrer signalintegriteten og reducerer strømforbruget.
3. Optimeret Celledesign: Tilpassede celler designes til at fungere ved lavere spændinger, hvilket minimerer dynamisk strømforbrug og maksimerer effektiviteten. Ved at skræddersy celledesignet til de specifikke behov i mining-algoritmerne kan vi opnå betydelige forbedringer i ydeevnen.

Pålidelighed ved Lav Spænding

Sikring af pålideligheden af tilpasset timinglogik ved lave spændinger indebærer:

1. Præcis Simulation: Kredsløbsniveau-simulationer til at validere tilpasset celleadfærd under specifikke forhold. Værktøjer som SPICE bruges til detaljerede elektriske simulationer for at sikre, at cellerne fungerer korrekt under alle PVT (Process, Voltage, Temperature) forhold.
2. Konsistens i Placering: Manuel placering for at sikre ensartethed og reducere variabilitet. Ved at kontrollere den fysiske layout kan vi minimere indflydelsen af procesvariationer og sikre ensartet ydeevne.
3. Præcis PVT-kalibrering: Verifikation mod proces-, spændings- og temperaturvariationer. Omfattende test og kalibrering udføres for at sikre designets robusthed under forskellige driftsforhold.

Case-studier og Resultater

Præsentation af data og case-studier fra fulde mask-tape-outs:

Projekt	Procesnode	Spænding/Strømeffektivitet	Algoritme
SC	TSMC 28nm	0.45V, 257J/T	Blake2b
DCR	TSMC 28nm	0.45V, 150J/T	Blake256
DASH	TSMC 16nm	0.38V, 6.2J/G	X11
BTC	TSMC 16nm	0.38V, 65J/T	SHA-256d
BTC	TSMC 7nm	0.30V, 37J/T	SHA-256d
BTC	Samsung 8nm	0.31V, 45J/T	SHA-256d
BTC	SMIC N+1	0.30V, 35J/T	SHA-256d

Disse resultater demonstrerer de betydelige forbedringer i effektivitet og ydeevne, der kan opnås gennem vores tilpassede designmetode.

Integration og Verifikation

Blandede Celle-Signoff

• Integration af Tilpassede Celler: Tilpassede celler integreres med standardceller fra TSMC og andre foundries for at sikre kompatibilitet og ydeevne. Tilpassede celler karakteriseres og valideres for at matche kravene i standardcellebiblioteket, hvilket muliggør problemfri integration.
• Signoff-strategier: Strategier for at sikre problemfri kompatibilitet og ydeevne inkluderer detaljerede DRC (Design Rule Check) og LVS (Layout Versus Schematic) checks samt timing- og strømforbruganalyse ved brug af industristandard EDA (Electronic Design Automation) værktøjer.

\n### Digital og Analog Co-Design\n\n- Integrationsteknikker: Integration af digitale og analoge komponenter for at optimere den samlede chipydelse. Teknikker som blandet-signal verifikation og co-simulering anvendes for at sikre korrekt integration og funktionalitet.\n- Verifikationsmetodologier: Metodologier til at sikre robusthed under forskellige driftsbetingelser inkluderer hjørneanalyse, Monte Carlo-simuleringer og pålidelighedsverifikation for at adressere aldring og elektromigration.\n\n## Konklusion\n\nFuld tilpasset ASIC-design tilbyder betydelige fordele for Bitcoin- og kryptovalutamining, og leverer enestående ydeevne, energieffektivitet og pålidelighed. Ved at afsløre hemmelighederne bag førsteklasses tilpasset ASIC-design, fremhæver dette papir de metodologier og innovationer, der adskiller industriens ledere. Efterhånden som kryptovalutamining udvikler sig, vil tilpassede ASIC'er spille en afgørende rolle i at drive næste generation af høj-effektivitet, høj-ydelses mining hardware.\n\nPDF-version af papiret\n